问答题
Verilog HDL语言进行电路设计方法有哪几种？
1、自上而下的设计方法（Top-Down） 2、自下而上的设计方法（Bottom-Up） 3、综合设计的方法
单项选择题 在verilog语言中整型数据与（）位寄存器数据在实际意义上是相同的。
单项选择题 在verilog语言中，a=4b’1011，那么&a=（）
多项选择题 根据调用子模块的不同抽象级别，模块的结构描述可以分为（）
