问答题 利用verilogHDL语言描述1位半加器。

问答题 利用verilogHDL语言描述二输入与非门。

问答题 利用verilogHDL语言描述D触发器。