问答题 设计一个8‐3编码器。

问答题 利用verilog语言设计一个1/2分频器。

问答题 设计一个四位全加器。