单项选择题
假设一个基本逻辑门延迟为T，4-bit超前进位加法器产生和的门延迟为：（）
A.3TB.4TC.5TD.7T
单项选择题 假设一个基本逻辑门延迟为T，超前进位加法器计算Ci+1产生的门延迟为：（）
单项选择题 对于4-bit超前进位加法器，如何用生成信号Gi和传播信号Pi表示C2：（）
单项选择题 超前进位加法器相对于行波进位加法器的优化思路是：（）
