black

数字电路与逻辑设计

登录

单项选择题

若RAM的地址码有8位,行、列地址译码器的输入端都为4个,则它们的输出线(即字线加位线)共有()条。

A.8
B.16
C.32
D.256

相关考题

单项选择题 555定时器不可以组成()

单项选择题 同步时序电路和异步时序电路比较,其差异在于后者()

单项选择题 N个触发器可以构成能寄存()位二进制数码的寄存器。

All Rights Reserved 版权所有©在线考试题库网(zxkao.com)

备案号:湘ICP备14005140号-7

经营许可证号:湘B2-20140064