black

EDA技术

登录

判断题

Verilog默认,else与最近的没有else的if相关联。

【参考答案】

正确

相关考题

判断题 if语句中,条件表达式不需要必须放在括号内。

判断题 if语句中,条件表达式可以是一个标识符,也可以是一个判别表达式。

判断题 如果将某信号A定义为边沿敏感时钟信号,则必须在敏感信号表中给出对应的表述,如posedge A或negedge A,而HxFalways过程结构中不能再出现信号A。

All Rights Reserved 版权所有©在线考试题库网(zxkao.com)

备案号:湘ICP备14005140号-7

经营许可证号:湘B2-20140064