black

数字电子技术

登录

问答题

简答题

用边沿JK触发器和最少的逻辑门设计一个同步可控2位二进制减法计数器。当控制信号X=0时,电路状态不变;当X=1时,在时钟脉冲作用下进行减1计数。要求计数器有一个输出信号Z,当产生借位时Z为1,其他情况Z为0。

【参考答案】

状态图如图所示。状态表如表所示。

相关考题

问答题 分析如图所示时序逻辑电路 1.写出各触发器的激励方程、输出方程 2.写出各触发器的状态方程 3.列出电路的状态表并画出状态图 4.说明电路的逻辑功能。

问答题 设计一个组合逻辑电路。电路输入DCBA为8421BCD码,当输入代码所对应的十进制数能被4整除时,输出L为1,其他情况为0。 1.用或非门实现。 2.用3线-8线译码器74HC138和逻辑门实现。 (0可被任何数整除,要求有设计过程,最后画出电路图)

问答题 用数据选择器组成的多功能组合逻辑电路如图所示。图中G1、G0为功能选择输入信号,X、Z为输入逻辑变量,F为输出逻辑函数。分析该电路在不同的选择信号时,可获得哪几种逻辑功能,请将结果填入表中。

All Rights Reserved 版权所有©在线考试题库网(zxkao.com)

备案号:湘ICP备14005140号-7

经营许可证号:湘B2-20140064