问答题 用边沿JK触发器和最少的逻辑门设计一个同步可控2位二进制减法计数器。当控制信号X=0时,电路状态不变;当X=1时,在时钟脉冲作用下进行减1计数。要求计数器有一个输出信号Z,当产生借位时Z为1,其他情况Z为0。
问答题 分析如图所示时序逻辑电路 1.写出各触发器的激励方程、输出方程 2.写出各触发器的状态方程 3.列出电路的状态表并画出状态图 4.说明电路的逻辑功能。
问答题 设计一个组合逻辑电路。电路输入DCBA为8421BCD码,当输入代码所对应的十进制数能被4整除时,输出L为1,其他情况为0。 1.用或非门实现。 2.用3线-8线译码器74HC138和逻辑门实现。 (0可被任何数整除,要求有设计过程,最后画出电路图)